# PATENT ABSTRACTS OF PAN

(11)Publication number:

59-075706

(43) Date of publication of application: 28.04.1984

(51)Int.CL H03B 5/36 H03B 5/06


(21)Application number: 57–186129 (71)Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing: 25.10.1982 (72) Inventor: YAMAZAKI SEIICHI

# (54) VIBRATOR TYPE OSCILLATION CIRCUIT

## (57)Abstract:

PURPOSE: To advance the start of oscillation and to realize low current consumption in a steady operation state by providing an oscillation state detecting circuit and an oscillation exciting circuit. CONSTITUTION: In a name chart, T1, T2, T3, T4, and T5 are voltage waveforms at respective points VDD, 1, 2, 3, 4, and V01, and 1 and 2 show the state wherein oscillation does not start even when a power source is turned on. Slanting-line parts show voltage waveforms having a frequency equal to an oscillation frequency. The inverter T3 of the oscillation state detecting circuit OSC DET outputs an "H"-level or "L"-level signal to an output terminal 4 on the basis of its threshold value. Then, VR1 and VR2 operate so that resistance values between 5 and 6, and 8 and 9 are large when the terminal 4 is at the level "H" or small when at "L". The OSC DET once deciding that no oscillation is performed, decreases amplifiers TRQ1 and TRQ2 in output impedance to excite



oscillation. On the other hand, when oscillation is detected, the output impedance is increased to reduce current consumption. When the former is conducted electricity the latter is in the steady state of oscillation.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



# 9 日本国特許庁 (JP)

印特許出額公開

# ⑩公開特許公報(A)

昭59-75706

① Int. Cl.³H 03 B 5/365/06

識別記号

庁内整理番号 7928-5 J 7928-5 J 郵公開 昭和59年(1984)4月28日

発明の数 1 審査請求 未請求

(全 7 頁)

# **②**振動子型発振回路

②特 願 昭57-186129

②出 顧 昭57(1982)10月25日

⑩発 明 者 山崎誠一

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

邳出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

믁

⑪代 理 人 弁理士 山本恵一

#### 明 細 相

- 発明の名称
   振動子型発掘回路
- 2. 特許請求の範囲
- (i) PMOS トランジスタと NMOS トランジスタ により構成される CMOS インバータ回路と、その 入出力端の間に接続されるフィードパック抵抗と 提動子との並列回路と、CMOSインパータ回路の 人力端と第1の電源端の間に挿入されるコンデン サ及び CMOS インバータ回路の出力端と第1の領 源端の間に挿入されるコンデンサと、 PMOS トラ ンジスタのソースと第2の電源端の間に挿入され る第1の可変抵抗体と、NMOSトランジスタのソ ースと第1の電源端の間に挿入される第2の可変 抵抗体と、CMOSィンパー/タ回路の出力端に接続 される発張状態検出回路と、該回路の出力に従つ て前配第1及び第2の可変抵抗体を制御する手段 とを有し、非発振状態では第1及び第2の可変括 抗体が低抵抗に制御され、発掘状態では第1及び 第2の可変抵抗体が高抵抗に制御されることを特

徽とする振動子型発振回路。

- (2) 前記発振状態検出回路が前記 CMOS インパータ回路の出力端に接続される電圧判定回路と、その出力に接続され相補的にオンノオフされるPMOSトランジスタ及び NMOSトランジスタと、該 PMOSトランジスタのドレインと NMOSトランジスタのドレインと NMOSトランジスタのドレインとの間に挿入される抵抗及び該抵抗の一端と電源端との間に挿入されるコンデンサと、該コンデンサと抵抗との接続点に接続され発掘状態検出出力を提供する電圧判定回路とを有するごとき特許請求の範囲第1項記載の提動子型発掘回路。
- (3) 前記可変抵抗体が該抵抗体の入出力端の間に挿入される直列接続の1対の抵抗と、一方の抵抗の両端にソースとトレインを接続し前配発振状態検出回路の出力によりオンノオフする MOSトランジスタとにより構成されるごとき特許請求の範囲第1項記載の振動子型発振回路。
- (4) 前記可変括抗体が該抵抗体の入出力機の間 に挿入されるMOSトランジスタと抵抗との直列回

路と、該直列回路に並列接続される別の供抗とを 有し、前記MOSトラスタが前記発源状態後出 回路の出力によりオンノオフするごとき特許請求 の範囲第1項記載の振動子型発振回路。

(5) 前記電圧判定回路が CMOS トランジスタにより構改されるごとき特許請求の範囲第 2 項配収の振動子型発振回路。

#### 3. 発明の詳細な説明

#### (技術分對)

本発明は、低消費電力にして電源投入時の発展 開始時間が短い振動子型発振回路に関するもので ある。

#### (背景技術).

従来の振動子型発振回路の回路図を第1図に示す。第1図において $X_1$ は最動子、 $C_1$ ・ $C_2$ はコンデンサ、 $Q_1$ はPMOSトランシスタ、 $Q_2$ はPMOSトランシスタ、 $Q_3$ はPMOS Not  $Q_3$ は抵抗、 $Q_4$ は $Q_3$ のゲートを $Q_4$ の  $Q_4$ の  $Q_5$ のそれぞれの一端に共通結線し、 $Q_4$ と $Q_2$ のドレインを $Q_4$ のそれぞれ

だけで消費する電流を数4Aに押えるには、R,とRzの値を100Kは程度にすればよい。

ところがILLとRIを大きくすると、QIとQIKより 構成される増掘器の出力インピーダンスが大きく なりこの結果、電源投入時の発掘開始時間が長く なつてしまう。32KJILIの周波数の振動子を使う上 記の例では、最長数秒の発振開始時間となつでしまう。これは次のような不都合をもたらす。 は用面において、電源を投入してから数秒間待た ないと本来の動作を開始しないという不都合が生 じる。これを避けるためには常時発掘回路のみに 電源を供給しておくという方法を取るのが普通で ある。この場合は常時電流を消費するという不都 合が生じる。

また、本発掘回路をモノリシックIC内にくみ込む場合、ICの測定時間が長くなるという不都合が生づる。ICの量強時に1ケのICの測定に発退のテストだけで数秒を要すというのは非常に効率が悪く、ICのコストを上げる要因となる。

#### (発明の課題)

の他端と $C_2$ の で $V_{SS}$ に接続し、 $Q_1$ のソースを $R_1$ を $P_{SS}$ に接続し、 $Q_2$ のソースを $R_3$ を介して $V_{DD}$ につなぎ $Q_2$ のソースを $R_3$ を介して $V_{SS}$ につなぐ。 $Q_2$ の基板は $V_{CD}$ に、 $Q_2$ の素液は $V_{SS}$ に 被殺する。

以上の構成における動作は $V_0$ に $X_i$ に固有の共設 周波数に等しい周波数の信号を出力するというも のである。ここで $R_1$ と $R_2$ は $V_{DD}$ から $V_{SS}$ へ流れる 電流を制限し、かつ異常発症を切じ目的で抑入す るものである。 $R_3$ は $Q_1$ と $Q_2$ で辨成される CMOS インバータ周路の構成をとる増調器の負帰環地抗 である。 $C_1$ 、 $C_2$ は、発振安定化のために必要であ る。 $X_1$ としては水晶振動子やセラミック振動子が ある。

本回路をCMOSモノリシックICのクロック信号 発生課として使う場合には、多くの場合低消費電 流というCMOSの特徴を生かすべく要求される。 そのために採用する一般的た方法は、R<sub>1</sub>とR<sub>2</sub>の値 を大きくするという方法である。例えば32KH<sub>2</sub>の 周波数の振動子を使い3Vの電源電圧で発振回路

本発明の目的はこれらの欠点を解決するため発 撮を励起する回路を施して発振の開始を早め、か つ、定常状態においては低消費電流で動作するご とく動作するようにしたもので、その特徴は、 PMOS トランジスタと NMOS トランジスタにより 構成される CMOS インパータ回路と、その入出力 端の間に接続されるフィードバック抵抗と振動子 との並列回路と、CMOSインパータ回路の入力端 と第1の電源端の間に挿入されるコンデンサ及び CMOSィンパータ回路の出力端と第1の電源端の 間に排入されるコンデンサと、 PMOS トランジス タのソースと第2の電源端の間に抑入される第1 の可変抵抗体と、NMOSトランジスタのソースと 第1の電源端の間に挿入される第2の可変抵抗体 と、CMOSインバータ回路の出力端に接続される 発温状態検出回路と、該回路の出力に従つて削配 第1及び第2の可変抵抗体を制御する手段とを有 し、非発振状態では第1及び第2の可変抵抗体が 低抵抗に制御され、発援状態では第1及び第2の 可変抵抗体が高活抗に制御されるごとき振動子型 発掘回路にある。



(発明の構成および作用)

第2図は本発明の第1の実施例であつて、14・ Rs·Ra·Rr·Raは抵抗、VR1·VR2は可変抵抗体、  $C_1$ はコンデンサ、 $Q_2 \cdot Q_4$ は PMOS トランジスタ、  $Q_3 \cdot Q_0$  は NMOS トランジスタ、 $I_1 \cdot I_2 \cdot I_3 \cdot I_4$  はイ ンパータ国路、Vonは出力端子、1は発振部出力端 子、2は1,の出力端子、3は1,の入力端子、4は Lの出力端子、5・6は VRIの抵抗端子、7は VR1 の抵抗値制御端子、8・9はVR2の抵抗端子、10は VR2の抵抗値制御端子、IIはIIの出力端子である。  $Q_1$ と $Q_2$ の各ゲートと $R_3$ ・ $X_1$ ・ $C_1$  のそれぞれの一端 とを共通結線し、Q1とQ2の各ドレインとR3・X1の 他端とC<sub>1</sub>の一端及び1とを共通結線し、C<sub>1</sub>・C<sub>2</sub>の 各他端を Vss につなぎ 5 を Vpp に、 6 をQiのソー スにそれぞれ結譲し、8を Vss に、9をQzのソー スにそれぞれ結線しQ1の基板をVDD に、Q2の基板 を Vss にそれぞれ結線する。 5 と 6 の間にRiとRs を直列接続して挿入し、R.とR。の共通接続点とQ。 のドレインを、Q<sub>2</sub>のソース及び基板と5を、Q<sub>3</sub>の

周波数を持つ電圧放形を示している。

第4図は第3図中のA-A/間を拡大に描いたタイムチャートである。前述の第1図の回路構成の発振回路において、電源投入時の発振開始時間は発振用の増幅器の出力インピーダンスが低い程短いとの発振している。発振しているかを検出では、発振しているが発振していないと判定したもの路上では、発振してリまず、その検出の出力インを低い発振を励起する。を提用の増幅器の出力インを低が発振した場合は、発振用の増幅器をある。前者が単した場合は、発振開の定常状態に対した場合は、発展開かが速く、がついる。以上の方法で発振動作の定常状態に相当する。以上の方法で発振の開始が速く、かつ、低消費を表して消費を表して消費を表して消費をあるという特性を実現しようとするものである。

次に詳細な説明を行う。尚、以下の説明中トランシスタQ,~Q。のON抵抗は02として説明している。Q,とQ:により構成されるCMOSィンバータ回路構成による増揺器においてR,は負帰登抵抗であ

以上の回路構成による本回路の動作を次に説明する。

第3図及び第4図は脱明のためのタイムチャートであり $T_1$ は $V_{DD}$ 、 $T_2$ は1、 $T_3$ は2、 $T_4$ は3、 $T_5$ は4、 $T_8$ は $V_{01}$  のそれぞれの点の電圧波形を示している。

第3図中の斜線の部分は、発掘制度数に等しい

るが、発掘がまだ開始していない時には、負帰還であるために $R_0$ の両端子電圧レベルは同じ電圧値を示す。それを $V_{T0}$ とする。この電圧レベル $V_{T0}$ は、発振が開始した時には発振波形の中心電圧レベルとなる。

インパータ回路 I,はそれ自身閾値電圧を持ち、 それを Vriとすると J,は 1 の電圧レベルが Vri よ り大きい時出力端子 2 を低い信号レベル(以下"L" と呼ぶ)にし、1 の電圧レベルが Vri より小さい 時 2 を高い信号レベル(以下"H"と呼ぶ)にする 如く動作する。この Vri と Vro の関係を Vri < Vro に設定する。

 $I_2$ も同様に閾値電圧を持ちそれを  $V_{72}$ とすると、  $I_2$ は $I_2$ の電圧レベルが  $V_{72}$ より高ければ  $V_0$ ,を L " にし、I の電圧レベルが  $V_{72}$ より低ければ  $V_0$ , を "H"にする如く動作する。  $V_{72}$ と $V_{70}$  はほぼ等しいものとする。

 $I_3$ も同様に誠値電圧を持ちそれを  $V_{T3}$ とすると、  $I_3$ は3の電圧レベルが  $V_{T3}$ より高いとき 4 を "L" とし、3の電圧レベルが  $V_{T3}$ より低いとき 4 を "II"

とする如く動作する。

第3図及び第4図に示した V<sub>70</sub>, V<sub>71</sub>, V<sub>72</sub>および V<sub>73</sub> は以上の説明中に出てきたものと同一のものである。

Q.・Q.・R.・C.・I.ので構成される部分が前述した 発振状態検出回路であり、その出力端子に相当す る4の信号レベルが "H" のとき VR1及び VR2は5・ 6間及び 8・9間の抵抗値が大きく、4が "L" のと きは5・6間及び 8・9間の抵抗値が小さくなる如く 動作する。

まず電源が投入され、まだ発振が開始しないうちは第3図の(i)~(2)に示す如く、 $1(T_2)$ の電圧レベルは $V_{T0}$ に固定されている(これは $R_3$ による負帰還の効果である)。  $V_{T0}$ と $I_1$ の関値電圧 $V_{T1}$ の関係は $V_{T1}$  でかり1、の入力電圧レベルが $V_{T0}$ であるから $V_{T0}$ である。これにより $V_{T$ 

これ以後は第3図における(3)~(5)に当る動作が 順次線返されて行き、いずれは $1(T_2)$ の発振出力 波形の振幅が完全に $V_{T1}$ を下まわる程に大きくた る。第3図の(6)以後がこの状態を示している。

ここまで来るともう発振を励起する必要はない。ここから発振動作の定常状態に入り、第4図に示す如く2(T<sub>3</sub>)に発振周波数に等しい周波数の信号が出力されるため、その周期(t<sub>0</sub>+t<sub>1</sub>)でQ<sub>1</sub>とQ<sub>6</sub>は交互にON・OFFを繰返す。この状態では、第4図の「T<sub>3</sub>="L"の期間(t<sub>0</sub>)のときC<sub>3</sub>がR<sub>3</sub>を通して充電されるため、3(T<sub>4</sub>)の電圧レベルは V<sub>SS</sub>の電圧レベルから時定数C<sub>3</sub>・R<sub>4</sub>で上昇する波形となり、

従つて11が "H" となるため、Q。 らONする。QsとQsがONすると、RsとRsが短絡さ れるためQ、Qで構成される発展用増増器の出力 インピーダンスは Boと Roによつて決まる低い状態 となる。これが発掘を励起する状態であり、1の 発掘出力変形 (T₂)は第3図(2)~(3)に示す如く、Vτo を中心にして次第に提幅を拡衍ていく。(3)の状態 に達し、 $1(T_2)$ の電圧波形の振幅が  $V_{T1}$ を下まわる 程に大きくなると『1の出力端子2(小1) には"円"が のぞく。これにより Q.がOFFし Q。がONするため、 C. が瞬間的に放電され3の電圧レベル(T.)は Vss になり、従つて 4(T,)は "H"になり、 7 と10が"H"、 11が "L"となつてQ,とQ,はOFFする。Q,とQ,が OFFすると発振用増幅器の出力インピーダンスが、 II.s + R. 及び Re + R. によつて決まる高い状態に なる。このため第3図の(3)に示すように 1(Tz)の 発振出力波形は、その振幅が縮少する。従つて1 の選正レベルが Vriより再び高くなり 2(T<sub>3</sub>)が"し" に戻る。2が"L"になるとQ,がUNしQ。がOFFす るため、3(T1)の亀圧波形は Vssのレベルから時

T<sub>1</sub>="H"の期間(t<sub>1</sub>)になるとC<sub>1</sub>は瞬間的に放電され、3(T<sub>4</sub>)は Vssの配圧レベルに戻る。以上の動作中重要な事は、第4図に示す如く3の電圧波形が V<sub>T3</sub>を上まわることのないようにすることである。なぜなら、もし、3の電圧がt<sub>0</sub>中に V<sub>T3</sub>を上まわる事があるとそのために前述の如く4が"L"となつてQ<sub>1</sub>、Q<sub>2</sub>がONし、発掘用増幅器の出力インピーダンスが低くなり、従つて消費電流が大きくなり、本回路の特徴とする定常状態において低消費電流という特性を失わしめるからである。

定常状態において 3 の電圧レベルを  $V_{73}$ 以下に 押えるためには、 $C_3 \cdot R_3$  の値を次の如く決定すればよい。

第4図における  $t_0$ の期間での  $3(T_4)$ の電圧レベル $V_3$ は、次式で扱わされる。

$$V_{a} = V_{DD} \cdot \left\{ 1 - \ell \times p \left( -\frac{1}{C_{3} \cdot R_{a}} \right) \right\}$$
 (1)

ここで  $V_{DD}$ は端子  $V_{DD}$ と端子  $V_{SS}$  の間の電正で、 いは時間である。この $V_s$ が  $V_{T3}$ を選えないように するには、  $t=t_0$ における $V_s$ が  $V_s$   $< V_{T3}$ を満走す ればよいから、しゃし、といて(1)式より次式が得られる。

$$V_{DD} \cdot \left\{ 1 - \ell \times p \left( - \frac{t_0}{C_0 \cdot R_0} \right) \right\} < V_{T3}$$
 (2)

この式を変形した次式を満足するようにC<sub>1</sub>・R<sub>4</sub>を 決定すればよい。

$$C_{s} \cdot R_{s} > \frac{I_{o}}{\ell n \left(\frac{1}{1 - \frac{V_{T3}}{V_{DD}}}\right)}$$
(3)

例えば  $t_0=15\,\mu\,{\rm sec}$ 、  $V_{T3}V_{DD}=0.3$  とすると、これらを(3)式に代入して  $C_s$ ・ $R_s>42.1\,\mu\,{\rm sec}$  が得られる。  $C_s=10\,{\rm pF}$  とすれば  $R_s>4.21\,{\rm M}$  g という値となる。

以上のように C<sub>3</sub>・R<sub>6</sub>を設定することによつて、Q<sub>4</sub>・R<sub>4</sub>・C<sub>3</sub>・Q<sub>6</sub>・I<sub>5</sub> で構成される部分が発振状態の検出機能をもつ事になる。即ち本回路部分は、発振の定常状態では 4 を "H"と し発振の停止状態では 4 を "L"とする如く動作するからである。

出力端子 Vo, には、第3図のToに示すようにIo の閾値電圧 Vr2を Vro とほぼ等しく設定してある

する如く制御するため、電源投入時の発振開始時間が短かく、かつ定常状態においては低消費電流で動作するという特徴のある振動子型発振回路が 構成できる。

その結果次のような利点が生ずる。

- (1) モノリシック1Cに内蔵する場合、そのICの発 振部を測定するための時間が短縮できるため、量 遊時における測定時間の短縮、即ちIC のコスト低 減に効果がある。
- (2) 従来電池を電源とするような応用において、 発掘器の電源投入時の発掘開始時間が長いために 生ずる遅れをなくする目的で、常時発掘動作をさ せておき必要に応じて回路全体にその発掘信号を 供給するという回路方式があつたが、この方式で は常時発掘動作を行なうため消費する電流が電池 を消耗させるという問題があつた。本発短回路を 使えば、この問題を解消し得る。
- (3) 本国路方式は発振が停止しようとすると、発 抵状態検出回路が働いて発振を励起するという帰 遺動作を行なうため、電源電圧の動作範囲の下限

ため、 $1(T_1)$ の出力ポテに発援波形が現われ 始めると同時に、温潤波数に等しい周波数の信号 が出力され、それ以後その波形が持続して出力さ れる。 $V_0$ 1から見ると電源投入から発振信号波形 が出力されるまでの時間は、 $R_1$ と $R_2$ が無絡されて 発振が励起されて発振開始が速まった分だけ短い 訳である。

尚、ここでインパータ回名の閾値電圧 V<sub>T1</sub>·V<sub>T2</sub> 等に差を付けるにはインパータ回答を CMOS で裸成する場合にはペアの PMOSトランジスタと NMOSトランジスタの gm 比に違いを持たせればよく、例えば PMOSトランジスタの gm を NMOSトランジスタの gm を NMOSトランジスタの gm を NMOSトランジスタの gmより大きくすれば両方等しい場合より閾値電圧が高くなる。

以上説明したように、発振状態検出回路を設け その検出信号によつて発振用のCMOSインバータ 回路構成による増展器の出力インピーダンス、即 ちその増幅器のPMOS及びNMOSトランジスタの 各ソース・電源間に接続した抵抗を、発振が停止 している場合には小さく、発振開始後には大きく

が広がる。

第5 図は本発明の第2の実施例の回路図である。 第1の実施例では VR1・VR2 の構成として直列 接続の2本の抵抗を使つたが、第5 図に示す如く 並列接続の2本の抵抗を使つても同様の効果が生 じる。

第 5 図において、 R<sub>0</sub>・R<sub>10</sub>・R<sub>11</sub>・R<sub>12</sub> は抵抗で、 5 と R<sub>0</sub>の一端及びQ<sub>3</sub>のソースと基板とを共通結線し、 6 と R<sub>0</sub>の他端と R<sub>10</sub>の一端とを共通結線し、 R<sub>10</sub> の他端と Q<sub>3</sub>のドレインをつなぎ 8 と R<sub>12</sub>の一端及び Q<sub>5</sub> のソースと基板を共通結線し、 9 と R<sub>11</sub>の他端と R<sub>11</sub>の一端を共通結線し、 R<sub>11</sub>の他端と Q<sub>5</sub>のドレイン をつなぐ。

以上の榕成をとれば 7 及び10の信号レベルが"L" のとき Q<sub>3</sub>と Q<sub>5</sub>が ONし、5・6 間及び 8・9間でみた 抵抗値は R<sub>6</sub>・R<sub>10</sub>/(R<sub>6</sub>+R<sub>10</sub>) 及び R<sub>11</sub>・R<sub>12</sub>/(R<sub>11</sub>+R<sub>12</sub>) であり、一方 7 及び10の信号レベルが "H" のとき 及び 8・9間 は 5・6間でみた抵抗値は R<sub>6</sub>及び R<sub>12</sub> になり、従つ て前者が発振用増幅器の低出力インピーダンスの 状態に当たり後者が高出力インピーダンスの状態

第6図は本発明の第3の実施例の固路図である。 第1の実施例ではCoの一端をVosに接続したが、 第3図に示す如くもう一方の電源Vooに接続して も同様の効果が生じる。この実施例の場合、第4 図におけるいの期間即ち2が"H"でQoがONし、 QoがOFFしている時にはCoはVooとVos間の電圧で 充電され、10の期間、即ち2が"L"でQoがOFF しQoがONしている時にはCoはRoで2の電圧波形は、 時定数Cookeの放電する。従つて3の電圧波形は、 いのときVos レベルに有り10のとき時定数Cookeの に上昇する第4図に示す波形と同一のものとなる。 よつて第1の変施例と同様の動作をする。

第7図は本発明の第4の実施例の回路図である。 第7図に示す如くR<sub>8</sub>の一端をQ<sub>8</sub>のドレインに接 疑し、R<sub>8</sub>の他端とC<sub>3</sub>の一端とQ<sub>4</sub>のドレインと3を

の期間において3の電圧レベルが V<sub>T3</sub> を下まわる 事の無いように設定しておけば発振の安定してい る間は3の電圧レベルは V<sub>T3</sub> 以上にあり、従つて、 4は "L"を保つためQ<sub>3</sub>、Q<sub>5</sub>ともにOFF、即ち発振 用増幅器が高出力インピーダンスの状態を保持す る。

以上の如く、発振用の増幅器の出力インビーダンスを発振が停止している時には低くして発振を 励起し、発振が安定したら高くして低消費電流の 動作とするという第1の実施例と同様の動作を行 なう。

#### (発明の課題)

本発明は発掘状態検出回路とそれによって制御される発掘励起回路を有しているので、電源投入時の発掘開始時間が短かく、かつ定常状態では低消費電流で動作するという特性があり、振動子型の発掘回路を施すべきCMOSモノリシックIC例えば時計用、計削用、カメラ用などのICに利用することができる。

### 4. 図面の簡単な説明

共通結線し、 インパータ回路 I<sub>3</sub>の入力端子に接続し、I<sub>3</sub>の出力端子 I2をQ<sub>3</sub>のゲートに接続し、10をQ<sub>3</sub>のゲートに接続する。以上の如く構成しても第1の実施例と同様の効果を生じる。

この場合、Iiの関値電圧 Vri は Vro C Vriとなる ように設定する。まず発振していない時には、1 が VTO で VTO < VT1であるから 2 は "II" となる。 よつてQ,がOFFし、Q,がONし、C,はR,·Q,を通 して充電され、いずれるの電圧レベルが Vェ3 を下 まわつて4が"H"となりQsとQsがONし、R4とR7 が短絡され、その結果発振用増幅器は低出力イン ピーダンスの状態となる。これが発援を励起する 状態である。一方発振が安定したときには、 2 に は発掘周波数に等しい周波数の信号がのぞき 2 が "L"のときにはQ.がONしQ。がOFF するためC.が 瞬間的に放電されて3の電圧レベルが Vooと等し くなり、一方2が "H" になると Q4が OFF し Q4が UN するため C3が Ra・Qa を通して充電される。こ の時3の電圧レベルは Vooからの時定数 Cs・Rsで 下降する波形となる。この時定数 C.· R.を 2 が"H"

第1 図は従来の振動子型発振器の回路図、第2 図は本発明の銀1 の実施例の回路図、第3 図と第4 図は第2 図の回路の動作タイムチャート、第5 図と第6 図と第7 図は各々本発明の別の実施例の 回路図である。


X1:振動子

C1, C2, C3; コンデンサ


R1~ R12:抵抗

Q1,Q3,Q4; PMOSトランジスタ


Qz, Qs, Qa; NMOSトランジスタ




第2回




3 🗹




第4 团




第 5 図



第6回



第7日



# 特許法第17条の2の規定による補正の掲載

昭和 57 年特許願第 186129 号(特開 昭 59-75706 号, 昭和 59 年 (月 28 日 発行 公開特許公報 59-758 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (3)

Int.Cl. 1	識別記号	庁内整理番号
H 0 3 B 5/3 6 5/0 6		6749-5J 7530-5J
		·

#### 5. 補正の対象

明細書の発明の詳細な説明の編

#### 6. 補正の内容

- (1) 明細書第4頁第9行目の「防じ」を「防ぐ」と 補正する。
- (2) 阿書第9 頁第2 行目の「拡大に」を「拡大して」と補正する。
- (3) 阿書第11頁第12行目の「(1)」を「Φ」と補正する。
- (4) 同書第11頁第12行目及び第12頁第6行目の「(2)」を「②」と補正する。
- (5) 阿書第12頁第6行目。阿頁第7行目。阿頁第16行目,第13頁第7行目及び阿頁第9行目の「(3)」を「②」と補正する。
- (6) 阿書第13頁第2行目の「(4)」を「④」と補正する。
- (7) 関 第13 頁第 8 行目及び開頁第 9 行目の「(5)」を「⑤」と補正する。
- (8) 阿 第13頁第12行目の「(6)」を「 」と補正する。

#### 手 統 補 正 書 (自 発)

昭和61年9月11日

#### 特許庁長官 黑田明雄 愛

1. 事件の表示

昭和57年 特許職 第186129号

2. 発明の名称

ガ 式 \*\*\* 答

1

摄動子型発振回路

8. 補正をする者事件との関係 特 許 出 順 人名 称 (029) 沖電気工業株式会社

4. 代 理 人 住所 〒105 東京都港区西新橋1丁目5番12号タンパピル 電話 580-8540 氏名 弁理士(7493) 山 本 恵 (元)



- (8) 阿書第11頁第19行目の「今いずれは」を「いずれは」と「いずれは」と補正する。
- (10) 阿睿第14頁(1)式を以下のように補正する。

$$V_s = V_{00} \cdot \left\{ 1 - e \times P \left( -\frac{t}{C_s \cdot R_s} \right) \right\} (1)$$

(11) 何書第15頁(2)式を以下のように補正する。

$$V_{00} \cdot \left\{ 1 - e \times p \left( -\frac{t_0}{C_0 \cdot R_0} \right) \right\} < V_{70} \quad (2)$$

$$R \perp$$